دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

گزارش آزمایش ۱

طراحی مدارهای ترکیبی با طرح‌واره

Digital Systems Design Laboratory

اعضای گروه

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

نام درس

آزمایشگاه طراحی سیستم‌های دیجیتال

استاد درس

دکتر علیرضا اجلالی

سال تحصیلی ۱۴۰۴–۱۴۰۵

۱.۱ مقدمه و اهداف

هدف آزمایش، آشنایی با طراحی طرح‌واره‌ای به کمک رایانه و طراحی، شبیه‌سازی، سنتز و نگاشت مدارهای ترکیبی برای آرایهٔ دروازه‌ای برنامه‌پذیر میدانی است. مطابق دستورکار، مدارهای تشخیص مضرب ۳ و مضرب ۱۱ برای یک ورودی چهاررقمی با رمزگذاری دهدهیِ دودویی‌شده، تنها با دروازه‌های پایه طراحی می‌شوند.

۲.۱ طراحی مدار

الف) تشخیص مضرب ۳

برای عدد چهاررقمی با رمزگذاری دهدهیِ دودویی‌شده به‌صورت

$$N = 1000A + 100B + 10C + D$$

داریم $10 \equiv 1 \pmod 3$، در نتیجه

$$N \bmod 3 = (A + B + C + D) \bmod 3.$$


برای ساخت جمع‌کننده‌های مورد نیاز، ابتدا نیم‌جمع‌کننده با روابط

$$S = A\overline{B} + \overline{A}B, \qquad C = AB$$


ساخته شد. برای رعایت محدودیّت استفاده از دروازه‌های پایه، عمل «یای انحصاری» با دروازه‌های «و»، «یا» و «نقیض» پیاده‌سازی شد؛ بنابراین نماد $\oplus$ تنها صورت فشردهٔ همین تابع منطقی است. سپس دو نیم‌جمع‌کننده و یک دروازهٔ «یا» یک جمع‌کنندهٔ کامل را تشکیل دادند. در این مدار، اگر $S_1 = A \oplus B$ و $C_1 = AB$ باشند، خروجی‌ها از روابط

$$S = A \oplus B \oplus C_{\text{in}}, \qquad C_{\text{out}} = C_1 + S_1 C_{\text{in}}$$


به دست می‌آیند. چهار نمونه از جمع‌کنندهٔ کامل نیز با زنجیره‌کردن مسیر نقلی به یک جمع‌کنندهٔ چهاربیتی متّصل شدند.




شکل ۱: پیاده‌سازی نیم‌جمع‌کننده با دروازه‌های پایه



شکل ۲: ساخت جمع‌کننده‌ی کامل از دو نیم‌جمع‌کننده



شکل ۳: جمع‌کنندهٔ چهاربیتی با اتّصال آبشاری چهار جمع‌کنندهٔ کامل




شکل ۴: شبیه‌سازی جمع‌کنندهٔ چهاربیتی و مشاهدهٔ جمع و نقلی


پیمانهٔ rem با منطق ترکیبی، باقی‌ماندهٔ یک رقم دهدهیِ دودویی‌شده بر ۳ را تولید می‌کند. باقی‌مانده در $O[1..0]$ قرار می‌گیرد و دو بیت بالاییِ $O[3..2]$ همواره صفرند. جدول زیر مبنای استخراج معادلات دروازه‌ای این پیمانه است:

رقم دهدهی	0	1	2	3	4	5	6	7	8	9
باقی‌مانده بر ۳	0	1	2	0	1	2	0	1	2	0


ورودی‌های ۱۰ تا ۱۵ نمایش معتبر دهدهیِ دودویی‌شده نیستند و در طراحی و آزمون استفاده نمی‌شوند. در مدار Div3 باقی‌ماندهٔ چهار رقم ابتدا محاسبه، به کمک سه جمع‌کننده با هم جمع و دوباره بر ۳ تقلیل داده می‌شود. خروجی داخلی div3 تنها هنگامی یک است که دو بیت باقی‌ماندهٔ نهایی صفر باشند.



شکل ۵: منطق دروازه‌ای پیمانهٔ محاسبهٔ باقی‌مانده بر ۳



شکل ۶: شبیه‌سازی پیمانهٔ باقی‌مانده برای رقم‌های صفر تا ۹



شکل ۷: طرح‌وارهٔ سلسله‌مراتبی آشکارساز مضرب ۳ چهاررقمی

ب) تشخیص مضرب ۱۱

از آنجا که $10 \equiv -1 \pmod{11}$، شرط بخش‌پذیری عدد چهاررقمی برابر است با


$$N \bmod 11 = (D - C + B - A) \bmod 11 = 0,$$

یا به‌صورت معادل، برابری دو جمع متناوب $A+C$ و $B+D$ با در نظر گرفتن حالت‌های هم‌نهشت بر ۱۱.


اگر $X = A + C$ و $Y = B + D$ باشد، با توجّه به $0 \le X, Y \le 18$، عدد ورودی بر ۱۱ بخش‌پذیر است اگر و تنها اگر یکی از سه شرط $X = Y$، $X = Y + 11$ یا $Y = X + 11$ برقرار باشد. برای انجام این بررسی، مقایسه‌کنندهٔ یک‌بیتی با سه خروجی بزرگ‌تر، برابر و کوچک‌تر ساخته شد. دو نمونه از آن یک مقایسه‌کنندهٔ دوبیتی و دو نمونهٔ مقایسه‌کنندهٔ دوبیتی یک مقایسه‌کنندهٔ چهاربیتی را تشکیل می‌دهند؛ در هر سطح، نتیجهٔ بیت پرارزش بر نتیجهٔ بیت کم‌ارزش اولویت دارد. یک چندراه‌گزین چهاربیتی نیز با چهار چندراه‌گزین دروازه‌ای یک‌بیتی پیاده‌سازی شد. رابطهٔ هر بیت این چندراه‌گزین برابر است با

$$O_i = \overline{\mathrm{Sel}}\, N0_i + \mathrm{Sel}\, N1_i, \qquad i = 0, 1, 2, 3,$$


و در نتیجه این زیرمدار نیز فقط از دروازه‌های پایه ساخته شده است.




شکل ۸: مقایسه‌کننده‌ی یک‌بیتی با خروجی‌های بزرگ‌تر، برابر و کوچک‌تر




شکل ۹: ساخت مقایسه‌کننده‌ی دوبیتی از دو مقایسه‌کننده‌ی یک‌بیتی



شکل ۱۰: ساخت مقایسه‌کننده‌ی چهاربیتی از دو مقایسه‌کننده‌ی دوبیتی




شکل ۱۱: شبیه‌سازی حالت‌های بزرگ‌تر، کوچک‌تر و برابر مقایسه‌کننده



شکل ۱۲: چندراه‌گزین چهاربیتی ساخته‌شده از دروازه‌های پایه


در مدار نهایی Div11، ابتدا دو جمع $X = A + C$ و $Y = B + D$ محاسبه می‌شوند که هر یک در بازهٔ صفر تا ۱۸ قرار دارد. برای تبدیل هر جمع به نماینده‌ای هم‌ارز در پیمانهٔ ۱۱، شبکهٔ اصلاح از ثابت $0101_2 = 5$ استفاده می‌کند: افزودن ۵ در حساب چهاربیتی، همراه با دورریختن نقلی، همان تبدیل $z \mapsto z - 11$ برای مقدارهای نیازمند اصلاح است، زیرا $z + 5 - 16 = z - 11$. بیت نقلی جمع اوّلیّه مقدارهای ۱۶ تا ۱۸ را مشخّص می‌کند و مقایسه با مقدار مرزی $1010_2 = 10$ نیز مقدارهای ۱۱ تا ۱۵ را از مقدارهای بدون نیاز به اصلاح جدا می‌سازد. این سیگنال‌های کنترلی، ورودی مناسب چندراه‌گزین‌ها را انتخاب می‌کنند تا حالت‌های $X = Y$، $X = Y + 11$ و $Y = X + 11$ به برابری دو مقدار اصلاح‌شده تبدیل شوند. مقایسه‌کنندهٔ نهایی فقط برابری این دو مقدار را می‌سنجد و خروجی برابری آن، خروجی داخلی Div11 است.



شکل ۱۳: طرح‌وارهٔ سلسله‌مراتبی آشکارساز مضرب ۱۱

ج) مدار نهایی


دو آشکارساز مستقل در پیمانهٔ final قرار گرفتند و چهار رقم دهدهیِ دودویی‌شدهٔ مشترک به هر دو اعمال شد. نام خروجی‌های داخلی دو زیرمدار به‌ترتیب div3 و Div11 است و در سطح نهایی به خروجی‌های is_Div3 و is_Div11 متّصل می‌شوند. این دو خروجی می‌توانند هم‌زمان و بدون اثرگذاری بر یکدیگر وضعیّت بخش‌پذیری عدد ورودی را گزارش کنند.



شکل ۱۴: اتّصال آشکارسازهای مضرب ۳ و مضرب ۱۱ در مدار نهایی

۳.۱ شبیه‌سازی و ارزیابی


در شبیه‌سازی Div3 چند عدد چهاررقمی اعمال شده است. برای نمونه، ارقام $1, 2, 3, 6$ عدد ۱۲۳۶ را می‌سازند و چون جمع رقم‌ها 12 است، خروجی div3 یک می‌شود. برای ۲۳۴۱ با جمع رقم‌های 10 خروجی صفر، برای ۳۱۰۵ با جمع رقم‌های 9 خروجی یک و برای ۵۰۳۸ با جمع رقم‌های 16 خروجی دوباره صفر است. این رفتار با معیار نظری بخش‌پذیری بر ۳ سازگار است.



شکل ۱۵: شبیه‌سازی آشکارساز مضرب ۳ برای چند عدد چهاررقمی


شکل موج Div11 حالت‌های گوناگون دو جمع متناوب را می‌آزماید. برای ۰۰۰۰، دو جمع برابر صفرند و خروجی یک است؛ برای ۱۲۳۲ نیز $A + C = B + D = 4$ و خروجی یک می‌شود. بردار ۱۲۳۴، با دو جمع ۴ و ۶، نمونهٔ اختلاف نامعتبر و دارای خروجی صفر است. بردار ۹۰۲۰ حالت $X = Y + 11$ را

می‌آزماید. برای ۹۷۹۰ داریم $X = 9 + 9 = 18$ و $Y = 7 + 0 = 7$، پس $X = Y + 11$؛ برای ۷۹۰۹ داریم $X = 7 + 0 = 7$ و $Y = 9 + 9 = 18$، پس $Y = X + 11$. بردار ۹۹۹۹ نیز حالت $X = Y$ را می‌آزماید. در همهٔ این حالت‌ها خروجی یک است. در پایان، ۹۹۹۸ با اختلاف یک، خروجی صفر تولید می‌کند. بدین‌ترتیب، برابری، هر دو جهت اختلاف ۱۱ و یک اختلاف نامعتبر پوشش داده شده‌اند.



شکل ۱۶: شبیه‌سازی آشکارساز مضرب ۱۱ برای بردارهای آزمون


در آزمون مدار نهایی، هر چهار رقم به هر دو زیرمدار داده شده‌اند. شکل موج نشان می‌دهد که دو خروجی مستقل‌اند: برای ۳۶۶۳ هر دو شرط برقرارند؛ برای ۱۱۱۲ هیچ‌کدام برقرار نیست؛ برای ۵۷۶۳ فقط شرط مضرب ۳ و برای ۶۱۲۷ فقط شرط مضرب ۱۱ برقرار است. این چهار حالت، ترکیب‌های ممکن دو خروجی را پوشش می‌دهند.




شکل ۱۷: شبیه‌سازی یکپارچه و پوشش چهار حالت خروجی دو آشکارساز

۴.۱ سنتز و پیاده‌سازی نرم‌افزاری


نمای سطح انتقال ثبات‌های مدار مضرب ۳، مسیر مورد انتظار برای محاسبهٔ باقی‌ماندهٔ هر رقم، جمع نتایج و آشکارسازی باقی‌ماندهٔ صفر را حفظ کرده است. نماهای پس از نگاشت و پس از جانمایی نشان می‌دهند که ساختار دروازه‌ای به منابع واقعی قطعه نگاشت و مسیریابی شده است.



شکل ۱۸: نمای RTL Viewer آشکارساز مضرب ۳




شکل ۱۹: نمای Technology Map Viewer (Post-Mapping) آشکارساز مضرب ۳




شکل ۲۰: نمای Technology Map Viewer (Post-Fitting) آشکارساز مضرب ۳


در مدار مضرب ۱۱ نیز نمای سطح انتقال ثبات‌ها زنجیرهٔ جمع‌کننده‌ها، چندراه‌گزین‌ها و مقایسه‌کنندهٔ نهایی را نشان می‌دهد. نماهای فناوری پس از نگاشت و جانمایی، پیاده‌سازی همین مسیر ترکیبی را روی منابع تراشه تأیید می‌کنند.



شکل ۲۱: نمای RTL Viewer آشکارساز مضرب ۱۱




شکل ۲۲: نمای Technology Map Viewer (Post-Mapping) آشکارساز مضرب ۱۱




شکل ۲۳: نمای Technology Map Viewer (Post-Fitting) آشکارساز مضرب ۱۱


نمای سطح انتقال ثبات‌های مدار نهایی دو پیمانهٔ Div3 و Div11 را با ورودی‌های مشترک نشان می‌دهد. در نماهای پس از نگاشت و پس از جانمایی نیز ۱۶ پایهٔ ورودی مربوط به چهار رقم و دو پایهٔ خروجی دیده می‌شوند.



شکل ۲۴: نمای RTL Viewer مدار نهایی



شکل ۲۵: نمای Technology Map Viewer (Post-Mapping) مدار نهایی



شکل ۲۶: نمای Technology Map Viewer (Post-Fitting) مدار نهایی

هر سه طرح برای قطعهٔ EP4CGX15BF14C6 از خانوادهٔ Cyclone IV GX با موفّقیّت همگردانی شده‌اند. آشکارساز مضرب ۳، تعداد ۳۸ تابع ترکیبی و ۱۷ پایه، آشکارساز مضرب ۱۱، تعداد ۵۴ تابع ترکیبی و ۱۷ پایه، و مدار یکپارچه ۹۲ تابع ترکیبی و ۱۸ پایه مصرف می‌کند. هیچ ثبات، حافظه، ضرب‌کننده یا حلقهٔ قفل‌شده در فاز استفاده نشده و مصرف عناصر منطقی هر سه طرح کمتر از یک درصد ظرفیّت تراشه است؛ این نتیجه با ماهیّت کاملاً ترکیبی مدارها تطابق دارد.

Flow Summary	
Flow Status	Successful - Thu Aug 06 20:44:23 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Az1
Top-level Entity Name	Div3
Family	Cyclone IV GX
Total logic elements	38 / 14,400 (< 1 %)
Total combinational functions	38 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	17 / 81 (21 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۲۷: خلاصهٔ منابع و همگردانی موفّق آشکارساز مضرب ۳

Flow Summary	
Flow Status	Successful - Thu Aug 06 20:35:29 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Az1
Top-level Entity Name	Div11
Family	Cyclone IV GX
Total logic elements	54 / 14,400 (< 1 %)
Total combinational functions	54 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	17 / 81 (21 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۲۸: خلاصهٔ منابع و همگردانی موفّق آشکارساز مضرب ۱۱

Flow Summary	
Flow Status	Successful - Thu Aug 06 20:58:59 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	Az1
Top-level Entity Name	final
Family	Cyclone IV GX
Total logic elements	92 / 14,400 (< 1 %)
Total combinational functions	92 / 14,400 (< 1 %)
Dedicated logic registers	0 / 14,400 (0 %)
Total registers	0
Total pins	18 / 81 (22 %)
Total virtual pins	0
Total memory bits	0 / 552,960 (0 %)
Embedded Multiplier 9-bit elements	0
Total GXB Receiver Channel PCS	0 / 2 (0 %)
Total GXB Receiver Channel PMA	0 / 2 (0 %)
Total GXB Transmitter Channel PCS	0 / 2 (0 %)
Total GXB Transmitter Channel PMA	0 / 2 (0 %)
Total PLLs	0 / 3 (0 %)
Device	EP4CGX15BF14C6
Timing Models	Final

شکل ۲۹: خلاصهٔ منابع و همگردانی موفّق مدار نهایی

شواهد موجود مربوط به شبیه‌سازی و پیاده‌سازی نرم‌افزاری هستند و تصویری از پیکربندی تراشه یا آزمون روی برد ارائه نشده است؛ بنابراین نتیجه‌گیری این گزارش به همین مراحل محدود می‌شود.

۵.۱ نتایج

- زیرمدارهای نیم‌جمع‌کننده، جمع‌کنندهٔ کامل، جمع‌کنندهٔ چهاربیتی، مقایسه‌کننده‌ها و چندراه‌گزین تنها با طرح‌واره و دروازه‌های پایه ساخته شدند.
- معیار جمع رقم‌ها برای تشخیص مضرب ۳ به‌صورت سلسله‌مراتبی پیاده‌سازی و در شبیه‌سازی تأیید شد.
- معیار اختلاف جمع رقم‌های متناوب برای تشخیص مضرب ۱۱ با جمع‌کننده، چندراه‌گزین و مقایسه‌کننده پیاده‌سازی شد.
- شبیه‌سازی مدار نهایی هر چهار ترکیب ممکن خروجی‌های is_Div3 و is_Div11 را نشان داد.
- هر سه طرح بدون استفاده از ثبات و با مصرف کمتر از یک درصد عناصر منطقی قطعه سنتز شدند.

نتیجه‌گیری

در این آزمایش دو مدار ترکیبی تشخیص بخش‌پذیری برای ورودی چهاررقمی با رمزگذاری دهدهیِ دودویی‌شده، به روش طراحی طرح‌واره‌ای ساخته شدند. شکستن طرح به پیمانه‌های کوچک و قابل‌آزمون، از نیم‌جمع‌کننده و مقایسه‌کنندهٔ یک‌بیتی تا آشکارسازهای کامل، بررسی مرحله‌به‌مرحلهٔ عملکرد را ممکن کرد. شکل موج‌ها با قواعد ریاضی بخش‌پذیری بر ۳ و ۱۱ سازگارند و گزارش‌های سنتز و نماهای پس از نگاشت و جانمایی، سنتز و نگاشت موفّق و کم‌هزینهٔ طرح برای قطعهٔ هدف Cyclone IV GX را تأیید می‌کنند؛ آزمون فیزیکی روی برد انجام نشده است.